- Calibre- und Analog FastSPICE-Plattformen von Mentor erhalten Zertifizierung für neueste Verfahren von TSMC
Mentor, a Siemens business, gab heute bekannt, dass einige seiner IC-Designtools nun für die branchenführenden N5- und N6-Technologien von TSMC zertifiziert wurden. Außerdem wurde die Zusammenarbeit zwischen Mentor und TSMC auf Basis der 3DSTACK-Technologie der Calibre™-Plattform weiter ausgebaut, die damit die fortschrittlichen Packungsplattformen von TSMC unterstützt.
Viele der weltweit führenden IC-Designunternehmen nutzen die N5- und N6-Technologien von TSMC, um ihre Chips zu verkleinern. Dadurch erreichen sie höhere Leistung und verringern den Energieverbrauch. Solche Chips kommen in stark umkämpften Märkten (u. a. Automobilbranche, IoT, Hochleistungsrechnen, 5G-Geräte/-Infrastruktur, KI) zum Einsatz.
„Die langjährige und produktive Partnerschaft zwischen Mentor und TSMC kommt auch in Zukunft unseren gemeinsamen Kunden zugute, die mithilfe unserer Technologien hochinnovative und differenzierte integrierte Schaltkreise entwickeln können“, so Joe Sawicki, Executive Vice President des IC-Bereichs von Mentor. „Da die Designplattformen von Mentor vor Kurzem für die neuesten und fortschrittlichsten Halbleiter-Technologien von TSMC zertifiziert wurden, wird diese Partnerschaft noch erweitert. Darüber freuen wir uns.“
Hier einige Beispiele für die vielen IC-Designtechnologien von Mentor, die kürzlich Zertifizierungen für die N5- und N6-Technologien von TSMC erhalten haben:
Die Calibre nmPlatform – branchenführend im Bereich der physikalischen Verifikation integrierter Schaltkreise. Calibre bietet Chipherstellern und IC-Designern weltweit hervorragende Leistung, Präzision und Zuverlässigkeit.
Das Calibre xACT Extraction Tool – eine Komponente der Calibre nmPlatform zur zuverlässigen hochpräzisen Extraktion parasitärer Elemente für Post-Layout-Analyse und -Simulation.
Die Analog FastSPICE-Plattform (AFS) von Mentor, bietet Schaltungsverifikation für nanometergenaue Analog-, Hochfrequenz-, Mixed-Signal-, Speicher- und individuelle Digitalschaltungen.
Außerdem gab Mentor bekannt, dass die AFS-Plattform jetzt die Designplattform von TSMC für Mobiltechnologie und Hochleistungsrechnen (HPC) unterstützt. Dank der Zertifizierung können die Kunden von Mentor, die Analog-, Mixed-Signal- und Hochfrequenz-Designs (RF) für HPC-Anwendungen entwickeln, ihre Chips zuverlässig für die aktuellen Technologien von TSMC verifizieren. Außerdem sollen die 3DSTACK-Packungstools von Calibre in Zukunft ebenfalls Unterstützung für die CoWoS®-Packungstechnologie von TSMC bieten, die einen Silizium-Interposer als Lösung für Inter-Die Port-Verbindungschecks und Calibre xACT für parasitäre Extraktion umfasst.
„Unser geschätzter Partner Mentor entwickelt immer mehr Designtools und Plattformen für die fortschrittlichen Verfahrenstechnologien von TSMC“, so Suk Lee, Senior Director Design Infrastructure Management Division bei TSMC. „Wir freuen uns auf die weitere Zusammenarbeit mit Mentor. Dank dieser Zusammenarbeit können unsere gemeinsamen Kunden ihre IC-Designs mithilfe fortschrittlicher EDA-Tools verwirklichen und profitieren dabei von den enormen Leistungssteigerungen, die die neusten Technologien von TSMC wie unser 5nm-Technologie – die fortschrittlichste Foundry-Lösung – bieten.“
Vorheriger Beitrag Nächster Beitrag