• Den Porenanteil in Lötstellen minimieren
  • Industrieprojekt unter Beteiligung von Rehm Thermal Systems nimmt Anforderungen an LGA in den Fokus

Nicht nur die allgemein fortschreitende Miniaturisierung, auch das konstruktive Design von Bauelementen stellt an den SMT-Prozess besondere Anforderungen. Ein Industrieprojekt von Thales Deutschland unter Beteiligung von Rehm Thermal Systems, der TU Dresden, dem Fraunhofer IZM, Koh Young Europe und Omron zeigt, wie diese Anforderungen in Bezug auf Land Grid Arrays (LGA) gelöst werden können.

Auf den Technology Days der diesjährigen SMTconnect in Nürnberg wurden im Seminar „Löten“ von Dr. Hans Bell (Rehm Thermal Systems), Henryk Maschotta (Thales Deutschland GmbH) und Dr.-Ing. Heinz Wohlrabe (TU Dresden) die verfahrensspezifischen Möglichkeiten zur Reduzierung des Porenanteils in den Lötstellen dieser Bauelemente auf eine Größenordnung < 10% vorgestellt. Präsentiert wurden einige der dafür wichtigen Einflussgrößen. Für die Untersuchungen standen Baugruppen zur Verfügung, die unter anderem mit LGA32 und LGA35 (Bild 1) bestückt waren. Der innere Aufbau dieser LGA sowie die komplexe zweiseitige Bestückung machten die Röntgenanalyse hinsichtlich der robusten Auswertung des Porengehalts in den Lötstellen besonders schwierig (Bild 2).

Im Projektrahmen wurden verschiedene Röntgenverfahren vergleichend verwendet (2D-X-Ray, Laminografie, Röntgen-CT), um auswertbare Daten zu erhalten. Neben den Variationen des Leiterplattendesigns und der Materialparameter hat sich der Vakuum-Enddruck als übergreifende Einflussgröße auf die Minimierung des Porengehalts ergeben (Bild 3). Mit abnehmendem Druck in der Umgebung der schmelzflüssigen Lötstellen sinkt deren Porengehalt signifikant.

Allgemein konnten gute LGA-Lötstellen erzeugt werden. Die Lotbenetzung sowohl der LGA-Anschlüsse als auch der Leiterplattenpads war unkritisch, was die metallografischen Untersuchungen belegen. Die Lotspaltausprägung entspricht im Wesentlichen den theoretischen Erwartungen und wird in ihrer Varianz mehr von dem Design der Leiterplattenpads als von den Poren geprägt. Die angefertigten Schliffbilder offenbaren die Details der Topografie der beiden Fügepartner Leiterplatte und LGA.

Das Bild zeigt im Dunkelfeldkontrast einen Ausschnitt einer LGA32-Lötstelle, auf der die Dimensionen der jeweiligen Lötstoppmasken und der dazwischen verbleibende Spalt bemaßt sind. Nur diese verbleibenden 13 µm erlauben dem LGA das Einschwimmen (Selbstzentrieren) während des Lötens. Toleranzen im allgemeinen Fertigungsprozess können diesen Spalt weiter schrumpfen lassen, sodass beide Lötstoppmasken aufeinander liegen, womit ein Einschwimmen des LGA unmöglich wird.

Vorheriger Beitrag Nächster Beitrag