In der Zeit vom18.07. - 21.07.2016 findet in Lauenburg (D) das "Designer Embedded Intelligence / FPGA" Seminar statt. Sehen Sie Auszüge aus dem Programm:

Altium Designer CPLD-Applikationen
1.1 Schaltplan-Design
1.1.1 Aufbau einer 4-Bit Zählschaltung
1.1.2 Übung: Aufbau einer 4-Bit Schieberegisterschaltung
Altium Designer FPGA-Applikationen
2.1 Schaltplan-Design
2.1.1 Aufbau einer 4-Bit Zählschaltung
2.1.2 Übung: Aufbau einer 4-Bit Schieberegisterschaltung
2.1.3 Nachbildung der Standardlogikschaltung 74AS163
2.1.3.1 Schaltplan
2.1.3.2 Funktionale Simulation
2.1.3.3 Implementierung
2.1.3.4 Timing Simulation
2.1.3.5 Konfiguration

2.1.4 Aufbau einer PRBS-Schaltung
2.1.4.1 Schaltplan
2.1.4.2 Funktionale Simulation
2.1.4.3 Implementierung
2.1.5 IP-Core-Komponente
2.1.5.1 74X163-Core-Komponente
2.1.5.1.1 Schaltungsfunktion
2.1.5.1.2 IP-Core für Zielplattform festlegen
2.1.5.1.3 IP-Core synthetisieren
2.1.5.1.4 IP-Core veröffentlichen
2.1.5.1.5 Core Schaltungssymbol

Altium Designer TSK51-Applikationen
3.5 8-Bit Zähler
3.5.1 Hardware-Design
3.5.2 Software-Design
3.5.2.1 Assembler-Programm
3.5.2.2 Embedded Project Options
3.5.3 Hard- und Software
3.5.4 Implementation
3.5.4.1 Design Flow
3.5.5 Applikation in Betrieb nehmen
3.5.5.1 Open Device Control
3.5.6 Modify Hardware-Design
3.5.6.1 Change Constraints
3.5.6.2 Change Schematic
3.5.6.4 Rerun Design Flow
3.6 Übung: 8-Bit Shifter
3.7 Erzeugung von pseudozufälligen Binärfolgen
3.7.1 Hardware-Design
3.7.2 Software-Design
3.7.3 Implementation
3.7.4 Applikation in Betrieb nehmen
3.7.5 Modify Hardware-Design
3.7.5.1 Change TSK51_System Schematic
3.7.6 Applikation debuggen
3.7.7 Instrumente einbauen
3.7.8 Modify Software-Design
3.7.8.1 C-Programm

4.2 8-Bit Zähler
4.2.1 Hardware-Design
4.2.2 Software-Design
4.2.2.1 C-Programm
4.3 Serielle Datenbkommunikation
4.3.1 Hardware-Design
4.3.2 Software-Design
4.3.2.1 C-Programm
4.4 LFSR
4.4.1 Hardware-Design
4.4.2 Software-Design
4.4.2.1 C-Programm

Seminar kann gebucht werden:

Vorheriger Beitrag Nächster Beitrag