- Kleinerer Code, höhere Performance: Neueste IAR Embedded Workbench für RISC-V unterstützt CoDense von Andes
- Die IAR Embedded Workbench für RISC-V v3.11 und die Andes CoDense™-Erweiterung der AndeStar™ V5 RISC-V-Prozessoren helfen Embedded-Entwicklern, ihre Codegröße zu verringern und die Performance ihrer Anwendungen zu steigern
Uppsala, Schweden – 16. November 2022 – IAR Systems, der weltweit führende Anbieter von Software und Dienstleistungen für die Embedded-Entwicklung, hat jetzt die vollständige Unterstützung der CoDense™-Erweiterung für den AndeStar™ V5 RISC-V-Prozessor von Andes Technology in der neuesten Version der IAR Embedded Workbench für RISC-V bekannt gegeben. CoDense ist eine patentierte Erweiterung der ISA (Instruction Set Architecture) des Prozessors. Sie hilft der Toolchain von IAR, einen kompakten Code zu generieren, um Flash-Speicher auf dem Zielprozessor zu sparen, während die bereits unterstützten AndeStar V5 DSP/SIMD- und Performance-Erweiterungen zu einer höheren Anwendungsperformance beitragen. IAR Systems hat die AndesCore™ RISC-V CPU IP bereits in einem frühen Stadium unterstützt und bietet seinen Kunden eine vollständige Entwicklungs-Toolchain mit dem leistungsstarken IAR C/C++ Compiler und einem umfassenden Debugger, der auch in einer ISO 26262-konformen, für funktionale Sicherheit zertifizierten Version erhältlich ist.
Andes ist eines der Gründungsmitglieder von RISC-V International und führender Anbieter von hochleistungsfähigen, stromsparenden 32/64-Bit-Embedded-Prozessor-IP-Lösungen. Die gemeinsamen Lösungen von Andes und IAR Systems mit ihrer robusten Designmethodik für Sicherheitsanwendungen helfen den Kunden, ihre Entwicklung einschließlich des Zertifizierungsprozesses zu beschleunigen und damit auch die Markteinführung ihrer Produkte. CoDense in AndeStar V5 ist eine von Andes erweiterte Funktion zur Komprimierung der Codegröße auf Grundlage der erweiterbaren RISC-V-Standardbefehle. Die Erweiterung hat sich bereits in mehr als 10 Milliarden SoCs mit AndeStar V3-Prozessoren bewährt. Neben der Unterstützung für CoDense bietet die neueste Version 3.11 der IAR Embedded Workbench für RISC-V auch Unterstützung für die „P“-Erweiterung 0.9.11 (Standard Extension for Packed-SIMD Instructions) und verbessertes SMP (Symmetric Multi-Processing) und AMP (Asymmetric Multi-Processing) Multicore-Debugging. Entwickler werden auch die neuen IAR Build- und IAR C-SPY Debug-Erweiterungen für Visual Studio Code zu schätzen wissen, mit denen sie die leistungsstarken Tools von IAR Systems zum Erstellen und Debuggen ihres Codes innerhalb des Visual Studio Code-Editors nutzen können.
Die bewährte IAR Embedded Workbench erfreut sich bei RISC-V-Entwicklern zunehmender Beliebtheit, da sie es mit ihren branchenführenden Optimierungen der Codegröße Unternehmen ermöglicht, kleinere Prozessoren einzusetzen oder eine bestehende Plattform mit noch mehr Funktionalität auszustatten. Der Code wird mit der fortschrittlichen Optimierungstechnologie der Toolchain generiert und überzeugt in CoreMark-Tests des EEMBC Certification Lab mit schneller Ausführung und branchenführender Performance. Der in der Toolchain enthaltene C-SPY Debugger gibt Entwicklern die volle Kontrolle über die Anwendung in Echtzeit, unter anderem durch komplexe Breakpoints, Profiling, Codeabdeckung, Timeline mit Interrupt und Power Logging. Vollständig integrierte Codeanalyse-Tools gewährleisten die Einhaltung spezifischer Standards wie MISRA C (2004 und 2012) sowie der besten Programmierpraktiken wie der Common Weakness Enumeration (CWE) und dem CERT C Secure Coding Standard. Da die IAR Embedded Workbench für RISC-V selbst für die Entwicklung funktionaler Sicherheit zertifiziert ist, wird sie mit einem Safety Report und einem Safety Guide für zehn verschiedene Standards geliefert, z. B. für Automotive- oder Industrieanwendungen.
„Wir freuen uns über die volle Unterstützung von IAR Systems für die AndeStar V5 RISC-V Prozessoren, insbesondere durch die Ergänzung der patentierten CoDense-Erweiterung in der neuesten Toolchain-Version“, sagt Dr. Charlie Su, Präsident und CTO von Andes Technology. „CoDense erhöht die Codedichte signifikant um einen zweistelligen Faktor und ist in MCU- oder IoT-Anwendungen sehr gefragt. Wir freuen uns darauf, der RISC-V-Community die wettbewerbsfähige Kombination aus der IAR Embedded Workbench und den AndeStar V5 RISC-V-Erweiterungen mit bis zu 30 Prozent höherer Leistung zur Verfügung zu stellen.“
„Dank unserer engen Zusammenarbeit mit Andes können wir frühzeitig Unterstützung für die AndeStar V5 DSP/SIMD- und Performance-Erweiterungen bereitstellen und bieten nun volle Unterstützung für Andes CoDense, was eine Komprimierung der Codegröße zusätzlich zur RISC-V C-Erweiterung ermöglicht“, sagt Anders Holmberg, CTO bei IAR Systems. „Das Gleichgewicht von Codegröße und Leistung kann einen echten Unterschied für den Return-on-Investment eines Produkts oder Projekts ausmachen. Mit der CoDense-Unterstützung ermöglichen wir es unseren Anwendern, dieses Gleichgewicht zu ihren Gunsten zu beeinflussen.“
Weitere Informationen zur IAR Embedded Workbench für RISC-V, die für funktionale Sicherheit zertifizierte Version der Tool-Suite und das Gesamtangebot von IAR Systems für RISC-V finden sich unter https://www.iar.com/riscv.
Hinweis: IAR Systems, IAR Embedded Workbench, Embedded Trust, C-Trust, IAR Connect, C-SPY, C-RUN, C-STAT, IAR Visual State, I-jet, I-jet Trace, IAR Academy, IAR und das Logo von IAR Systems sind Markenzeichen bzw. eingetragene Markenzeichen von IAR Systems AB. Alle weiteren Produkte sind Markenzeichen ihrer jeweiligen Eigentümer.
Vorheriger Beitrag Nächster Beitrag