• Siemens bietet umfassendes, hardwaregestütztes Next-Gen-Verifizierungssystem
  • Das neue Angebot stellt eine nahtlose Kombination aus einer virtuellen Plattform der nächsten Generation, Hardware-Emulation sowie FPGA-Prototyping-Technologien dar und trägt zur Beschleunigung von Verifizierungszyklen bei
  • Diese Erweiterung des bewährten Veloce-Portfolios setzt neue Maßstäbe in der hardwaregestützten Verifizierung

Siemens Digital Industries Software stellte sein hardwaregestütztes Next-Gen-Verifizierungssystem der Veloce™-Reihe zur schnellen Verifizierung hochentwickelter Chipentwürfe (IC-Designs) der neuesten Generation vor. Dies ist das erste vollständige, integrierte Angebot, das eine virtuelle Best-in-Class-Plattform mit Hardware-Emulation sowie FPGA- (Field Programmable Gate Array) Prototyping-Technologien kombiniert und so die Nutzung modernster, leistungsstarker Verifizierungsmethoden auf Hardware-Basis ermöglicht.

Das hardwaregestützte Veloce-Verifizierungssystem umfasst folgende neue Produkte:

  • Veloce HYCON (HYbrid CONfigurable) für die Verifizierung mittels virtueller Plattform bzw. Software. Mit der innovativen Technologie von Veloce HYCON können Kunden komplexe Hybrid-Emulationssysteme für ihre neuesten SoC- (System-on-Chip) Entwürfe entwickeln und einsetzen.
  • Veloce Strato+, ein Kapazitätsupgrade des Veloce Strato Hardware-Emulators. Mit einer branchenführenden Kapazitäts-Roadmap für eine Skalierung auf bis zu 15 Milliarden Gatter kombiniert - Veloce Strato+ den branchenweit höchsten Gesamtdurchsatz mit seiner höchsten Bandbreite für die Co-Modellierung und kürzesten Time to Visibility.
  • Veloce Primo für FPGA-Prototyping auf Unternehmensebene, eine intern entwickelte Lösung für das Enterprise-Prototyping, die höchste Laufzeitleistung mit außergewöhnlich schnellem Prototyping verbindet.

Veloce proFPGA für Desktop-FPGA-Prototyping. Mit einem modularen Kapazitätsansatz bietet die Veloce proFPGA-Produktfamilie Skalierbarkeit für eine Vielzahl von Kapazitätsanforderungen.
Dieses geschlossene System setzt neue Maßstäbe für die zukünftige Ausrichtung hardwaregestützter Verifizierungsmethoden. Es bringt Hardware-, Software- und Systemverifizierung auf die nächste Stufe der intelligenten Digitalisierung, indem es Verifizierungszyklen verkürzt und optimiert sowie gleichzeitig dazu beiträgt, die Verifizierungskosten zu senken.

Dieser nahtlose Ansatz des Verifizierungszyklen-Managements setzt auf die Ausführung marktspezifischer, realer Workloads, Frameworks und Benchmarks zur Analyse von Energie und Performance zu Beginn des Verifizierungszyklus. Dadurch kann der Kunde virtuelle SoC-Modelle frühzeitig im Zyklus erstellen und mit der Integration beginnen, indem echte Firmware und Software auf Veloce Strato+ ausgeführt wird; dies ermöglicht eine umfassende Sichtbarkeit bis auf die niedrigste Hardwareebene. Anschließend kann der Kunde das gleiche Design auf Veloce Primo abbilden, um die Software-/Hardwareschnittstellen zu validieren und Software auf Anwendungsebene auszuführen, wobei nahezu Systemgeschwindigkeit erreicht wird. Um diesen Ansatz so effizient wie möglich zu gestalten, verwenden Veloce Strato+ und Veloce Primo die gleiche RTL-Datei, die gleiche virtuelle Verifizierungsumgebung sowie die gleichen Transaktoren und Modelle für eine möglichst hohe Wiederverwendung von Sicherheitsprüfungen, Umgebung und Testinhalten. Dies ist eine notwendige Grundlage für eine nahtlose Methodik.

„Mit dem Eintritt in den neuen Halbleiter-Megazyklus brauchen wir im softwarezentrierten SoC-Design eine neue Form von funktionalen Verifizierungssystemen, um den neuen Anforderungen gerecht zu werden“, betont Ravi Subramanian, Senior Vice President und General Manager, Siemens EDA. „Die Einführung des Veloce-Systems der nächsten Generation, das diese zentralen neuen Anforderungen erfüllt, ist das direkte Ergebnis gezielter Investitionen von Siemens zur Schaffung eines integrierten Komplettangebots mit einer klaren Roadmap für das kommende Jahrzehnt. Mit der heutigen Ankündigung setzen wir neue Maßstäbe für ein System, das in der Lage ist, diese neuen Verifizierungsanforderungen für Kunden aus den verschiedensten Bereichen zu erfüllen – von Rechen-und Speichersystemen über KI/ML, 5G und Netzwerke bis hin zur Automobilindustrie.“

Aspekte des erweiterten hardwaregestützten Veloce-Verifizierungssystems
Durch Innovationen in den Bereichen Chip-, System- und Softwaredesign erfüllt Veloce Strato+ die 2017 mit der Einführung der Veloce Strato-Plattform veröffentlichte Kapazitäts-Roadmap. Innovationen in Design und Herstellung des Crystal 3+ – eines neuen, proprietären 2,5D ICs – erhöhen die Systemkapazität im Vergleich zum vorherigen Veloce Strato-System um das 1,5-fache. Damit wird Veloce Strato+ mit einer verfügbaren Kapazität von 15 Milliarden Gattern zum Emulationsmarktführer. Diese Kapazität ist die größte aktuell verfügbare effektive Kapazität und wird bereits von mehreren Veloce Strato+-Kunden eingesetzt.

„Bei AMD nutzen wir Veloce-Emulationsplattformen im Rahmen unserer Pre-Silicon-Verifizierung und -Validierung“, erklärt Alex Starr, Corporate Fellow, Methodology Architect, AMD. „Die von uns entwickelten High-Performance-Designs erfordern skalierbare, zuverlässige und innovative Emulationslösungen. Wir sind froh, dass wir gemeinsam mit Siemens den Weg für den Einsatz des leistungsfähigen Veloce Strato+-Systems bei AMD geebnet haben. Darüber hinaus freuen wir uns sehr darüber, dass AMD EPYC™-Prozessoren der zweiten und dritten Generation für den Einsatz mit Veloce Strato- und Veloce Strato+-Plattformen zertifiziert wurden. Dank der hohen Leistungsfähigkeit beider Prozessorreihen werden die gesamte Veloce-Umgebung und seine Kunden, wie AMD, noch produktiver.“

Das Veloce Strato-System erweitert seine Liste zertifizierter Prozessoren ab heute außerdem um die AMD EPYC™ 7003-Serie. Diese neuen Prozessoren sind für den Betrieb mit Veloce Strato-Systemen als Runtime-Hosts und Co-Model-Hosts vollumfänglich geeignet.

Veloce Primo und Veloce proFPGA stellen die leistungsstärksten und vielseitigsten Lösungen der Branche für das FPGA-Prototyping dar. Das FPGA-Prototyping-System auf Unternehmensebene Veloce Primo bietet mit einer Kapazität von bis zu 320 FPGAs herausragende Leistung und mit Veloce Strato gleichzeitig ein konsistentes Funktionsmodell in Bezug auf Software-Workloads, Designmodelle sowie Frontend-Kompilierungstechnologie. Diese grundlegende Harmonisierung von Emulation und Prototyping trägt zur Senkung der Verifizierungskosten bei – durch die Kombination von Emulation und Prototyping zu einer umfassenden Lösung wird es zum idealen Tool für ein besseres Ergebnis in einem möglichst kurzen Zyklus. Veloce Primo unterstützt außerdem virtuelle (Emulation Offload) und ICE- (In-Circuit-Emulation) Anwendungsmodelle für bestmögliche Performance bei präzisen Taktverhältnissen in beiden Modi.

„Mit dem steigenden Rechenbedarf in allen Branchen wird die Time to Visibility immer entscheidender“, betont Tran Nguyen, Senior Director of Design Services, Arm. „Mit der Enterprise-FPGA-Prototyping-Lösung Veloce Primo von Siemens kann Arm Designprobleme schnell lösen und Verifizierungsziele erreichen, damit unsere Umgebung hochwertige Arm-basierte SoCs bieten und so mit dem schnellen Innovationstempo mithalten kann.“

„Wir freuen uns, Siemens mit der Einführung von Veloce Primo auf dem FPGA-Prototyping-Markt begrüßen zu dürfen“, so Hanneke Krekels, Senior Director, Core Vertical Markets bei Xilinx. „Xilinx hat eine langjährige Beziehung zu Siemens, sowohl als Kunde als auch als Kooperationspartner, und wir freuen uns, mit unserem neuesten und branchenführenden Virtex UltraScale+ VU19P-Baustein Skalierbarkeit und Kapazität zu diesem neuen Produktangebot beitragen zu können.“

Veloce proFPGA ergänzt das hardwaregestützte Veloce-Verifizierungssystem um eine bewährte, erstklassige Desktop-Plattform (über einen OEM-Vertrag mit Pro Design). Mit ihrem modularen Kapazitätsansatz bietet die Veloce proFPGA-Produktreihe Skalierbarkeit für eine Vielzahl von Kapazitätsanforderungen – von 40 Mio. bis 800 Mio. Gattern – basierend auf High-End-FPGAs wie Intel Stratix 10 GX 10M und Virtex UltraScale+ VU19P.

„Die fortschrittliche Technologie der proFPGA-Reihe bietet viele Vorteile für die Validierung moderner KI/ML-, 5G- und Rechenzentrums-ASIC-Designs “, erläutert Gunnar Scholl, CEO von Pro Design. „Wir sind froh über die Partnerschaft mit Siemens. Unsere gebündelte Erfahrung, Kompetenz und Strategie für den FPGA-Desktop-Prototyping-Markt werden anerkannt und wir freuen uns, die Marktdurchdringung in diesem Bereich durch die Zusammenarbeit mit Siemens zu beschleunigen.“

Verfügbarkeit
Das vollständige hardwaregestützte Veloce-Verifizierungssystem ist ab sofort erhältlich und bereits bei führenden Kunden weltweit im Einsatz.

Vorheriger Beitrag Nächster Beitrag